近日，據外媒報道，CXL 聯盟已發布其 Compute eXpress Link (CXL) 規范的 3.0 版，以在整個行業的支持下將數據中心內存系統的帶寬翻倍。

CXL 3.0 使用最新版本的 PCI Express PCIe 6.0，將數據速率翻倍至 64GT / s，與 CXL 2.0 相比沒有增加延遲，并增加了點對點內存互連。驗證 IP 已由 Avery Design Systems 推出，而 Synopsys 和 Cadence Design Systems 擁有支持新規范的控制器 IP。這允許將內存組合輕松添加到數據中心服務器，以支持機器學習 (ML) 和人工智能 (AI) 增加的內存需求，以及 CPU、GPU 和專用 AI 加速器芯片的組合。

ARM、英特爾、Marvell、Rambus 和三星電子以及內存制造商 SK hynix 和 Micron 以及測試設備制造商 Teledyne LeCroy 也在支持該技術。

CXL 作為一種開放性的互聯協議，能夠讓 CPU 與 GPU、FPGA 或其他加速器之間實現高速高效的互聯，滿足現今高性能異構計算的要求，并且提供更高的帶寬及更好的內存一致性。

在 CXL 3.0 規范中，引入了結構功能和管理、改進的內存池、增強的一致性以及對等通信;數據傳輸速率翻倍提升至 64 GT / s，且與 CXL 2.0 相比并沒有增加延遲;同時向后兼容 CXL 2.0、CXL 1.1 和 CXL 1.0 版規范。

“CXL 3.0 規范的新功能解決了需要更高帶寬、可擴展性和安全性的高性能計算應用程序中的數據密集型工作負載。作為 CXL 聯盟的積極貢獻者，Synopsys 已經讓領先的客戶能夠集成符合標準的 Synopsys CXL 3.0 PHY、控制器、IDE 安全模塊和驗證 IP，幫助他們盡早開始其先進的芯片設計，”新思科技解決方案集團營銷與戰略高級副總裁 John Koeter 表示。

“現代數據中心需要異構和可組合的架構來支持人工智能和機器學習等應用程序的計算密集型工作負載 —— 我們將繼續發展 CXL 技術以滿足行業需求，”CXL 聯盟主席 Siamak Tavallaei 說。“由我們專門的技術工作組成員開發，CXL 3.0 規范將在可組合的分解基礎設施中啟用新的使用模型。”

關鍵詞：